![]() |
|
Abteilung Informatik, Kommunikation und Elektrotechnik | |||
Mechatronische Systeme
Swiss SmartROB Championship (Team 1)
![]() |
Student: | Bachmann Martin | |
Senn Ernst | |||
![]() | Dozent: | Büchi Roland Dr. | |
Hauri Thomas | |||
![]() | Partnerfirma: | ETH Zürich EPF Lausanne | |
![]() |
Kurzbeschreibung: | ||
An der ETH Zürich findet alljährlich am Ende des Sommersemesters ein Wettbewerb mit autonomen Robotern statt. Es geht dabei darum, eine bestimmte Aufgabenstellung zu lösen, in welcher sich die Teilnehmer miteinander messen. In diesem Jahr müssen am Boden liegende leere PET-Flaschen und Cola-Dosen eingesammelt und in einen Abfalleimer geworfen werden. Der diesjährige Wettbewerbstermin ist der 6. Juli 2001. Die detaillierte Aufgabenstellung kann unter dem untenstehenden Link geladen werden.
Die ZHW stellt den Teilnehmern ein autonomes Modellfahrzeug mit vielen verschiedenen Motoren und Sensoren sowie einer Steuerelektronik mit Softwareumgebung zur Verfügung. Dieses Fahrzeug soll derart modifiziert und programmiert werden, dass es die Wettbewerbsaufgabe zu lösen vermag. |
Swiss SmartROB Championship (Team 2)
![]() |
Student: | Fischbacher Andreas | |
Toengi Thomas | |||
![]() | Dozent: | Büchi Roland Dr. | |
Hauri Thomas | |||
![]() | Partnerfirma: | ETH Zürich EPF Lausanne | |
![]() |
Kurzbeschreibung: | ||
An der ETH Zürich findet alljährlich am Ende des Sommersemesters ein Wettbewerb mit autonomen Robotern statt. Es geht dabei darum, eine bestimmte Aufgabenstellung zu lösen, in welcher sich die Teilnehmer miteinander messen. In diesem Jahr müssen am Boden liegende leere PET-Flaschen und Cola-Dosen eingesammelt und in einen Abfalleimer geworfen werden. Der diesjährige Wettbewerbstermin ist der 6. Juli 2001. Die detaillierte Aufgabenstellung kann unter dem untenstehenden Link geladen werden.
Die ZHW stellt den Teilnehmern ein autonomes Modellfahrzeug mit vielen verschiedenen Motoren und Sensoren sowie einer Steuerelektronik mit Softwareumgebung zur Verfügung. Dieses Fahrzeug soll derart modifiziert und programmiert werden, dass es die Wettbewerbsaufgabe zu lösen vermag. |
Swiss SmartROB Championship (Team 3)
![]() |
Student: | Sidler Mathias | |
Vogler Daniel | |||
![]() | Dozent: | Büchi Roland Dr. | |
Hauri Thomas | |||
![]() | Partnerfirma: | ETH Zürich EPF Lausanne | |
![]() |
Kurzbeschreibung: | ||
An der ETH Zürich findet alljährlich am Ende des Sommersemesters ein Wettbewerb mit autonomen Robotern statt. Es geht dabei darum, eine bestimmte Aufgabenstellung zu lösen, in welcher sich die Teilnehmer miteinander messen. In diesem Jahr müssen am Boden liegende leere PET-Flaschen und Cola-Dosen eingesammelt und in einen Abfalleimer geworfen werden. Der diesjährige Wettbewerbstermin ist der 6. Juli 2001. Die detaillierte Aufgabenstellung kann unter dem untenstehenden Link geladen werden.
Die ZHW stellt den Teilnehmern ein autonomes Modellfahrzeug mit vielen verschiedenen Motoren und Sensoren sowie einer Steuerelektronik mit Softwareumgebung zur Verfügung. Dieses Fahrzeug soll derart modifiziert und programmiert werden, dass es die Wettbewerbsaufgabe zu lösen vermag. |
Interfacing zwischen PowerPC und Peripherie der IMS - Meccard 6-Achsen Steuerung
![]() |
Student: | Gunsch Dominik | |
Schuler Marco | |||
![]() | Dozent: | Naas Omar | |
Sigg Rainer Dr. | |||
Büchi Roland Dr. | |||
![]() |
Kurzbeschreibung: | ||
Das Institut für Mechatronische Systeme hat im vergangen Jahr eine 6-Achsen Robotersteuerung auf Kreditkarten-Format entwickelt. (www.ims.zhwin.ch) Die Steuerung basiert auf einem 80MHz PowerPC, welcher über einem FPGA (100kGate) mit der Peripherie verbunden ist. Der FPGA ist direkt mit dem Adress- und Datenbus des Prozessors verbunden, was eine bidirektionale Datenübertragung ermöglicht. Das Interfacing zur Peripherie soll in VHDL implementiert und simuliert werden. Zu diesem Zweck wird das Entwicklungstool "Active HDL" eingesetzt. Auf der Prozessorseite sollen Treiber in Java implementiert werden. Ebenfalls soll in Java eine Testsoftware entwickelt werden, welche das gesamte System vom PowerPC über den FPGA bis zur Peripherie prüft.
VHDL 60% / Java 40% |